因此，设计工程师必须了解影响高速信号链设计性能的机制。在高速模拟信号链设计中，印刷电路板(PCB)布局布线需要考虑许多选项，有些选项比其它选项更重要，有些选项则取决于应用。最终的答案各不相同，但在所有情况...
因此，设计工程师必须了解影响高速信号链设计性能的机制。在高速模拟信号链设计中，印刷电路板(PCB)布局布线需要考虑许多选项，有些选项比其它选项更重要，有些选项则取决于应用。最终的答案各不相同，但在所有情况...
另外，某些ADC的三线模式较为简单，SDIO...目前，市面上绝大多数的高速ADC（模数转换器）芯片都内嵌专用的SPI配置接口，通过配置其SPI接口可以对ADC内部的控制寄存器进行读、写操作，从而灵活的使用ADC芯片的各种功能。
当今许多应用要求高速采样模数转换器(ADC)具有12位或以上的分辨率，以便用户能够进行更的系统测量。遗憾的是，更高的分辨率也意味着系统对噪声更加敏感。系统分辨率每提高一位，例如从12位提高到13位，系统对噪声的...
本篇博文为各位分享一种高速ADC和DAC转换电路。 高速ADC选用芯片为：AD9280/3PA9280（两款芯片兼容），高速DAC选用芯片为：AD9708/3PD9708E（两款芯片兼容）。
在高速模拟信号链设计中，印刷电路板（PCB）布局布线需 要考虑许多选项，有些选项比其它选项更重要，有些选项 则取决于应用。最终的答案各不相同，但在所有情况下， 设计工程师都应尽量消除最佳做法的误差，而不要...
在高速数据采集中,高速ADC的选用和数据的存储是两个关键问题。本文介绍一种精度为12位、采样速率达25Msps的高速模数转换器AD9225,并给出其与8位RAM628512存储器的接口电路。由于存储操作的写信号线是关键所在,故给出...
欠采样或违反奈奎斯特（Nyquist）准则是 ADC 应用上经常使用的一种技术。射频（RF）通信和诸如示波器等高性能测试设备就是其中的一些实例。在这个“灰色”地带中经常出现一些困惑，如是否有必要服从 Nyquist 准则，...
面临的主要挑战包括时钟驱动、模拟输入级和高速数字接口。本文探讨了如何才能克服这些挑战，并给出了在千兆赫兹的速度下进行系统优化的方法。在讨论中，时钟设计、差分输入驱动器的设计、数字接口和布局考虑都是十分...
超高速ADC通常采用LVDS电平传输数据，高采样率使输出数据速率很高，达到百兆至吉赫兹量级，如何正确接收高速LVDS数据成为一个难点。本文以ADS42LB69芯片的数据接收为例，从信号传输和数据解码两方面，详述了实现LVDS...
针对八通道采样器AD9252的高速串行数据接口的特点，提出了一种基于FPGA时序约束 的高速解串方法。使用Xilinx公司的FPGA接收高速串行数据，利用FPGA内部的时钟管理模块DCM、位置约束和底层工具Planahead实现高速串并...
例如，在 EDN杂志的最近一次高速ADC调查中，正在出售的最快速12比特转换器是Analog Devices公司的 AD9433（参考文献 1）。AD9433 运行速度是125MS/s，功率是1.25W，带宽是 750MHz。而在我们目前的调查中，至少有 5 ...
介绍了7种高速ADC系统（包括闪烁式ADC、折叠插值式ADC、流水线式ADC、Σ-△型ADC、时间交织式ADC系统、基于正交镜像滤波器组的ADC系统和混合滤波器组的ADC系统）的结构、基本原理、采样速率和分辨率，并对其性能进行...
本应用注 释讨论了如何通过设计正确的时钟电路和良好的模拟输入网 络，来优化高速流水线ADC的性能，以及如何将ADC的高速 不失真的数据输送到FPGA或ASIC上。 一个应用实例为有14位精度以及高达155MSPS采样速率 的...
这篇文章的意图不是要给出一个关于高速ADC前端设计的“公式”，而是要说明，利用变压器或放大器优化设计时有许多因素需要权衡。转换器及其拓扑结构有许多类型，本文针对的是采样速率为10MSPS或更高的缓冲型和无缓冲...
本文将探讨一些对于高速 ADC进行有效接口连接的技术，从而使ADC实现性能化。 就有效输入驱动以维护信号完整性而言，已经有许多好的应用注释以及文章发表。本文将探讨有关输入驱动的新发展。 ADC 输入架构与驱动器...
凌特公司推出 14 位 105Msps 双路高速 ADC LTC2284，该器件直到 70MHz都可提供平坦的 72.2 dB SNR 响应以及在基带的 88dB SFDR。LTC2284 是以低功耗、小解决方案尺寸和卓越的串扰规范而得到公认的引脚兼容双路 ADC ...
本文就针对多通道高速ADC电路设计的特点，以E2V公司的EV10AQ190芯片为例，重点讨论了包含多通道高速ADC的硬件电路设计中印刷电路板布局时所必须引起注意的问题，包括数字地和模拟地。数字电源和模拟电源的处理，ADC...
标签： 数据转换
这会使得高速ADC产生SNR误差问题包括ADC量化噪声、差分非线性(DNL)效应、有效转换器内部输入噪声和抖动。利用方程式1中的公式，您可以确定抖动是否有问题，公式给出了外部时钟和纯ADC抖动产生的ADC SNR误差。
这篇文章的意图不是要给出一个关于高速ADC前端设计的“公式”，而是要说明，利用变压器或放大器优化设计时有许多因素需要权衡。转换器及其拓扑结构有许多类型，本文针对的是采样速率为10MSPS或更高的缓冲型和无缓冲...
为使高速模数转换器发挥最高性能，必须为其提供干净的直流电源。高噪声电源会导致信噪比(SNR)下降和/或ADC输出中出现不良的杂散成分。本文将介绍有关ADC电源域和灵敏度的背景知识，并讨论为高速ADC供电的基本原则。
最近几年，高速、高精度的模数转换器 (ADC) 变得疾速。在2006年，一款业界一流的12-位转换器才达到250兆采样/秒 (MSPS)。而今天，这一速度已经翻了一番，达到了500 MSPS。14位和16-位精度的类似发展趋势也日益明显。...
除由量化错误引入的噪声不可避免外，可以采取许多措施以减小到达ADC前的噪声功率，如采用噪声性能较好的放大器、合理的电路布局、合理设计采样时钟产生电路、合理设计ADC的供电以及采用退耦电容等。本文主要讨论采样...
标签： 数据转换
本文介绍对于了解高速ADC电源设计至关重要的各种测试测量方法。为了确定转换器对供电轨噪声影响的敏感度，以及确定供电轨必须处于何种噪声水平才能使ADC实现预期性能，有两种测试十分有用：一般称为电源抑制比（PSRR...
采用时间交替模数转换器(ADC)，以每秒数十亿次的速度采集同步采样模拟信号，对于设计工程师来说，这是一项极大的技术挑战，需要非常完善的混合信号电路。时间交替的根本目标是通过增加转换器，在不影响分辨率和动态...
低电压高速ADC在许多的电子器件的应用中是一个关键部分。由于其他结构诸如两步快闪结构或内插式结构都很难在高输入频率下提供低谐波失真，因此流水线结构在高速低功耗的ADC应用中也成为一个比较常用的结构。
本文以一些典型的基奉模拟IC为设计基础,着重对延迟锁相环电路的各个单元电路设计逐一进行了分析和研究,并对总体电路进行了功能和参数的模拟分析,其结果较为满意。
现代通信系统创新设计主要表现在直接变频和高中频架构，全数字接收机的设计目标要求模数转换器(ADC)以更高的采样率提供更高的分辨率(扩大系统的动态范围)。在新兴的3G和4G数字无线通信系统中，无杂散动态范围(SFDR)...
标签： 数据转换
对高速信号进行高分辨率的数字化处理需审慎选择时钟，才不至于使其影响模数转换器(ADC)的性能。借助本文，我们将使读者更好地理解时钟抖动问题及其对高速ADC性能的影响。
锯齿边沿对应于ADC的码字跃迁。 为了测量最佳情况下的量化噪声误差， 式（1）给出的是N位转换器的理论限制，因此这一数字只可作为判断候选ADC的参考。 采 样 大家一般是采熟悉的是在大于采样速率一半...
运用时序交错式类比数位转换器（timeinterleavedADC）在每秒高达数十亿次的同步取样类比讯号是一个技术上的挑战，除此之外，对於混合讯号电路的设计也需要非常谨慎小心。基本上，时序交错的目标是利用转换器数目与...