”Xilinx/FPGA“ 的搜索结果

xilinx FPGA封装库大全——Xilinx.zip

标签：   xilinxFPGA封装库

     xilinx FPGA封装库大全

Xilinx FPGA I/O电平标准简介（三）

标签：   FPGA 硬件设计 EDA软件 文章 硬件设计 EDA软件

     PCI电平标准即外设器件互联电平标准，该标准支持33MHz和66MHz的总线应用，包括PCI-X、PCI-33、PCI-66等各类电平标准。

Xilinx 7系列MMCM/PLL的使用模型

标签：   fpga开发

     本文展示了MMCM的一些使用模型（同样适用于PLL），如时钟网络去偏斜、具有内部反馈的MMCM和零延迟缓冲区等。

Xilinx FPGA DDR3代码实现大容量FIFO，适用于大数据缓存，同时支持8通道DDR4防冲突设计

标签：   fpga开发  缓存

     同时，还详细阐述了Xilinx DDR4多通道读写防冲突设计，可实现8个通道同时读写DDR且不发生冲突的机制。同时，还详细阐述了Xilinx DDR4多通道读写防冲突设计，可以实现8个通道同时读写DDR且不发生冲突的机制，设计说明...

Xilinx系列FPGA芯片IP核详解

标签：   FPGA XILINX IP

     《Xilinx系列FPGA芯片IP核详解》完整版。550页PDF格式。刘东华。FPGA的IP 核详解书籍。。FIFO使用，

xilinx-fpga.rar_XILINX FPGA

标签：   xilinx_fpga

     详细介绍了 关于xilinx FPGA的内部结构，熟悉内部结构对于编写高效的代码有十分重要的作用

JTAG访问xilinx FPGA的IDCODE

标签：   fpga开发  经验分享  JTAG

     之前调试过xilinx的XVC（Xilinx virtual cable），突然看到有人搞wifi-JTAG（感兴趣可以参考https://github.com/kholia/xvc-esp8266），也挺有趣的。先从简单的开始搞起，识别器件，也就是获取IDCODE（目前已经实现...

高速ADC接口驱动源码：ADC12D1600 Verilog实现，适用于XILINX FPGA

标签：   fpga开发  程序人生

     综上所述，本文围绕ADC12D1600的高速ADC接口驱动源码展开讨论，重点关注其在XILINX FPGA平台上的Verilog代码实现。通过驱动代码，FPGA可以读取ADC12D1600所输出的数字信号，并进行相应的处理和分析。在编写接口驱动...

XILINX系列FPGA芯片IP核详解

标签：   xilinx IP

     这本书讲解了基于ISE平台的xilinx官方IP核的运行原理和使用方法，全中文

programm.rar_VHDL/FPGA/Verilog_Verilog__VHDL/FPGA/Verilog_Verilog_

标签：   VHDL/FPGA/Verilog Verilog

     xilinx使用vitis烧写mcs或者bit的操作步骤，属于入门级别的

Xilinx FPGA BGA推荐设计规则和策略（二）

标签：   fpga开发

     上一篇介绍了BGA封装PCB层数估计、BGA焊盘设计、过孔设计、信号走线等内容，本文我们介绍下FPGA BGA封装电源管脚布线。

Xilinx 7系列FPGA局部时钟资源

标签：   fpga开发

     局部时钟网络是玩去哪独立于全局时钟网络的。与全局时钟不同，局部时钟信号（BUFR）的覆盖范围仅限于一个时钟区域。一个I/O时钟信号驱动单个时钟区域。这些网络对于源同步接口设计特别有用。在7系列器件中，I/O bank...

ModelSimz-Xilinx.rar_VHDL/FPGA/Verilog_VHDL_

标签：   VHDL/FPGA/Verilog VHDL

     ModelSim中编译Xilinx仿真库的方法

USB_UartRecv.zip_VHDL/FPGA/Verilog_Verilog__VHDL/FPGA/Verilog_Verilog_

标签：   VHDL/FPGA/Verilog Verilog

     基于xilinx FPGA实现USB Uart模式的接收功能

Xilinx 7系列FPGA的时钟管理

标签：   fpga开发

     在7系列FPGA中，时钟管理单元（CMT）包含了混合模式时钟管理器（MMCM）和锁相环（PLL）。PLL是包含了MMCM功能的一个子集。CMT骨干网可用于链接CMT的时钟功能。

Aurora-64B/10B、XDMA与DDR结合设计高速数据流通路设计/Aurora光纤设计/XDMA读取DDR设计/基于FPGA的高速...

标签：   fpga开发  fpga  信息与通信

     为了此次设计，可以进行下板测试，咱们需要把Aurora的发送和接收连接在一起，然后通过FPGA产生数据，通过Aurora发送，同时Aurora接受过来，然后把数据存储到DDR，并且通过XDMA连接到PCIE，通过XDMA驱动，在主机端...

sources_1.rar_VHDL/FPGA/Verilog_VHDL__VHDL/FPGA/Verilog_VHDL_

标签：   VHDL/FPGA/Verilog VHDL

     自己写的测试xilinx DDR接口的代码。

xilinx_p.rar_VHDL/FPGA/Verilog_VHDL_

标签：   VHDL/FPGA/Verilog VHDL

     fpga开发板程序，非常适合初学及中级开发者，全部程序经过测试

Xilinx 7系列MMCM/PLL端口简介

标签：   fpga开发

     在FPGA设计中，MMCM和PLL的端口允许设计者进行各种配置，包括设置时钟源的选择、分频系数、相位偏移等参数。此外，这些端口还可以提供时钟信号的状态信息，如是否锁定、频率误差等，以便设计者进行监控和调试。

高速读写的FPGA SATA IP源码，支持各厂家SSD，具备多种数据接口和设备自检功能的Xilinx 7系列FPGA

标签：   fpga开发  tcp/ip  网络协议

     综上所述，通过使用FPGA源码和SATA IP源码，结合Xilinx 7系列FPGA和SATA3.0接口的特性，我们可以实现高性能的SATA存储设备。通过兼容各个厂家的SATA SSD，该设计具有广泛的适用性。FPGA是一种可编程逻辑器件，其内部...

xilinx_cable.rar_VHDL/FPGA/Verilog_PDF_

标签：   VHDL/FPGA/Verilog PDF

     xilinx下载电缆原理图，用于自制下载电缆

Xilinx-verilog.zip_VHDL/FPGA/Verilog_VHDL_

标签：   VHDL/FPGA/Verilog VHDL

     xilinx培训源码及工程文件

数字调制解调技术的MATLAB与FPGA实现新版 Xilinx_VHDL版 程序源代码.rar

标签：   VHDL 数字调制解调 XILINX 杜勇

     数字调制解调技术的MATLAB与FPGA实现新版 Xilinx_VHDL版 程序源代码.rar 最近更新的版本 修改了路径错误等问题的版本

FreeRTOS 移植到 Xilinx(FPGA芯片XC7K325T)的 Microblaze软处理器（含教程和FPGA工程）

标签：   FPGA开发 FreeRTOS MicroBlaze

     XC7K325T FreeRTOS 移植到 Xilinx 的 Microblaze（含教程和FPGA工程），有操作教程，FPGA源码（VIVADO2017.4打开），参考原理图，资料总共82.1MB。

Xilinx FPGA Pinout

标签：   xilinx pinout

     xilinx主要FPGA芯片管脚信息，包括Artix-7 、Kintex-7、Virtex-7等各个系列的元器件相关信息，可用于原理图符号设计。需要的拿走！！！

XILINX FPGA Verilog编程大全_Xilinx_verilog实例_fpga_XILINXFPGA_FPGA程序实

标签：   Xilinx verilog实例 fpga XILINXFPGA FPGA程序实例

     FPGA编程实例，经典教程，手把手教学，

基于Xilinx FPGA的OFDM通信系统基带设计

标签：   fpga开发

     基于Xilinx FPGA的OFDM通信系统基带设计

Xilinx-FPGA-引脚功能详细介绍.doc

标签：   FPGA

     Xilinx-FPGA-引脚功能详细介绍,做xilinx FPGA设计的朋友可以下载参考

Xilinx FPGA原理与实践—基于Vivado和Verilog HDL 课件

标签：   fpga开发 文档资料 VerilogHDL

     Xilinx FPGA原理与实践—基于Vivado和Verilog HDL 课件

Xilinx FPGA 功耗评估工具

标签：   fpga开发

     Xilinx FPGA 功耗评估工具

推荐文章